
Circuitos Combinacionais Lógicos

Pedroni – Capítulo 11

Prof. Odilson Tadeu Valle

Instituto Federal de Santa Catarina – IFSC
Campus São José
odilson@ifsc.edu.br



Conteúdo programático

- 1 Circuitos Combinacionais versus Circuitos Sequenciais
- 2 Codificadores e Decodificadores
- 3 Multiplexadores
- 4 Detector de Paridade



Conteúdo programático

1 Circuitos Combinacionais versus Circuitos Sequenciais

2 Codificadores e Decodificadores




3 Multiplexadores

4 Detector de Paridade



Circuitos Combinacionais versus Circuitos Sequenciais

- Circuito combinacional: saída depende exclusivamente de suas entradas atuais.
 - 1 Circuitos lógicos: portas, multiplexadores, de/codificadores de endereço etc.
 - 2 Circuitos aritméticos: somadores, subtratores, multiplicadores e divisores.
- Circuito sequencial: saída depende de estados anteriores do sistema, portanto, são necessários elementos de memória bem como um sinal de *clock* para controlar a evolução do sistema.




Conteúdo programático

- 1 Circuitos Combinacionais versus Circuitos Sequenciais
- 2 Codificadores e Decodificadores**
- 3 Multiplexadores
- 4 Detector de Paridade



Decodificador de Endereço

- Um dos decodificadores mais comuns é o decodificador de endereço, pois é empregado nos chips de memória para ativar a palavra correspondente ao vetor de endereço recebido.
- Converte uma entrada de N bits em uma saída de 2^N bits.




(b)

x	y
000	00000001
001	00000010
010	00000100
011	00001000
100	00010000
101	00100000
110	01000000
111	10000000




Decodificador de Endereço




- a) Tabela-verdade.
- b) Implementação baseada em SOP.
- c) Implementação CMOS.
- d) Implementação pseudo-nMOS.
- e) Implementação dinâmica footed.



Decodificador de Endereço com Enable



ena	x_1x_0	$y_3y_2y_1y_0$
0	XX	0000
1	00	0001
	01	0010
	10	0100
	11	1000



- O circuito funciona como um decodificador comum enquanto $ena = 1$, mas torna todas as saídas baixas quando $ena = 0$. Posto de outro modo, ena habilita/desabilita o circuito.




Decodificadores de Endereço Grandes

- Como construir decodificadores de endereço grandes a partir de decodificadores menores.
- Por exemplo, como construir um decodificador 4x16 (4 entradas, 16 saídas) a partir do decodificador 2x4 anterior?



Decodificadores de Endereço Grandes

- Como construir decodificadores de endereço grandes a partir de decodificadores menores.
- Por exemplo, como construir um decodificador 4x16 (4 entradas, 16 saídas) a partir do decodificador 2x4 anterior?





- Construir um decodificador 5x32 a partir do decodificador 2x4.




Diagrama de tempo

- Supondo que: $t_{p_INV} = 1ns$ e $t_{p_AND} = 2ns$.
- Perceba que, como ocorre nos circuitos reais, x_1 e x_0 não mudam exatamente ao mesmo tempo.
- Perceba também a ocorrência de *glitches*, que normalmente são aceitáveis nesse tipo de circuito.




Codificador de Endereço

- Um codificador de endereço faz exatamente o oposto do que faz um decodificador de endereço, ou seja, converte uma entrada 2^N bits, que contém somente um bit dissimilar, em uma saída de N bits que apresenta o endereço do bit dissimilar.



(b)

x	y
0001	00
0010	01
0100	10
1000	11



- Analisar o circuito (c).
- Outro exemplo de de/codificador é o que foi implementado em laboratório: BCD $\Rightarrow$ SSD.



Conteúdo programático

1 Circuitos Combinacionais versus Circuitos Sequenciais

2 Codificadores e Decodificadores


3 Multiplexadores

4 Detector de Paridade




Multiplexadores




- São circuitos muito populares para manipulação de dados.
- Agem como chaves que permitem alterar o roteamento dos dados, ou seja, um conjunto de dados em paralelo é serializado, através de amostras.



- WDM *Wavelength Division Multiplexing*



Multiplexadores baseados em NAND



- Analisar o circuito (a) e fazer um diagrama de tempo.





Multiplexadores Grandes: maior número de linhas

- Como construir um mux 2×3 (2 entradas com 3 bits cada), sendo que dispomos de muxes 2×1 ?



Multiplexadores Grandes: maior número de linhas

- Como construir um mux 2×3 (2 entradas com 3 bits cada), sendo que dispomos de muxes 2×1 ?





Multiplexadores Grandes: maior número de linhas

- Como construir um mux 4×1 (4 entradas com 1 bit cada), sendo que dispomos de muxes 2×1 ?




Multiplexadores Grandes: maior número de linhas


- Como construir um mux 4x1 (4 entradas com 1 bit cada), sendo que dispomos de muxes 2x1?




Diagramas de tempo



(b)



(c)



- a) Representação.
- b) Resposta temporal idealizada.
- c) Resposta temporal considerando o circuito apresentado. Sendo: $t_{p_data} = 2ns$, $t_{p_sel} = 1ns$




Conteúdo programático

- 1 Circuitos Combinacionais versus Circuitos Sequenciais
- 2 Codificadores e Decodificadores
- 3 Multiplexadores
- 4** Detector de Paridade




Detector de Paridade

- Detecta se o número de 1's num vetor binário é par ou ímpar.



(a)



(b)

- a) Tempo de propagação linear, número de camadas é $N-1$.
- b) Implementação com tempo de propagação mais eficiente.
- Analisar os circuitos.

