

---

# Famílias Lógicas

## Pedroni – Capítulo 10

Prof. Odilson Tadeu Valle

Instituto Federal de Santa Catarina – IFSC  
Campus São José  
odilson@ifsc.edu.br



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades



- O desenvolvimento da tecnologia dos circuitos integrados, possibilitando a colocação num único invólucro de diversos componentes já interligados, veio permitir um desenvolvimento muito rápido da Eletrônica Digital e conseqüentemente do projeto de sistemas digitais.
- Foi criada então uma série de circuitos integrados que continham numa única pastilha as funções lógicas digitais mais usadas e de tal maneira projetadas que todas eram compatíveis entre si. Estas séries de circuitos integrados formaram então as Famílias Lógicas, a partir das quais os projetistas tiveram facilidade em encontrar todos os blocos para montar seus sistemas digitais.



# Conteúdo programático


---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)**
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades



# Lógica Transistor-Transistor (TTL)

- A família TTL (*transistor-transistor logic*) de 1960.
- Foi a primeira construída com circuitos integrados e obteve enorme sucesso comercial.





- Tem um 0 relativamente bom: 0,2V
- Tem um 1 pobre:  $< 3,6 (V_{CC} - V_{R2} - 2V_j)$ .  $V_j = V_{juncao} = 0,7 V$



## Lógica Transistor-Transistor (TTL)

- A família TTL deu origem à popular série 74 de CIs digitais.
- Dois exemplos, com 14 pinos e encapsulamento DIP (*dual in-line package*):



# Faixas de temperatura e versões TTL

---


- Faixas de temperatura
  - Comercial: 0°C a 70°C, série 74
  - Industrial: -40°C a 85°C, série 74
  - Militar: -55°C a 125°C, série 54
- Versões
  - 74: TTL Comum
  - 74S: TTL Schottky
  - 74AS: TTL Schottky avançado
  - 74ALS: TTL Schottky de baixa potência avançado
  - 74F: TTL rápido



# Comp. entre versões TTL, tensões e margens de ruído

Parâmetro	Símbolo	Versões TTL						Unidade
		Comum	S	AS	LS	ALS	F	
Tensão de alimentação nominal	$V_{CC}$	$5 \pm 0.5$	V					
Tensão mínima de '1' na entrada	$V_{IH}$	2	2	2	2	2	2	V
Tensão máxima de '0' na entrada	$V_{IL}$	0.8	0.8	0.8	0.8	0.8	0.8	V
Tensão mínima de '1' na saída	$V_{OH}$	2.4	2.7	3	2.7	3	2.7	V
Tensão máxima de '0' na saída	$V_{OL}$	0.4	0.5	0.5	0.5	0.5	0.5	V
Corrente máxima de '1' na entrada	$I_{IH}$	40	50	20	20	20	20	$\mu\text{A}$
Corrente máxima de '0' na entrada	$I_{IL}$	-1.6	-2	-0.5	-0.4	-0.1	-0.6	mA
Corrente máxima de '1' na saída	$I_{OH}$	-0.4	-1	-2	-0.4	-0.4	-1	mA
Corrente máxima de '0' na saída	$I_{OL}$	16	20	20	8	8	20	mA
Fan-out (em cargas TTL LS)		20	50	50	20	20	50	--
Tempo de propagação típico	$t_p$	12	3	2	10	5	3	ns
Consumo de potência típico	P	10	20	10	2	1.5	5	$\mu\text{W}$

(\*) O sinal de menos significa que a corrente sai do chip.



5V TTL		
Saída	$V_{OL}(\text{max})$	0.4V
	$V_{OH}(\text{min})$	2.4V
Entrada	$V_{IL}(\text{max})$	0.8V
	$V_{IH}(\text{min})$	2.0V

Margem de ruído	
$NM_L$	0.4V
$NM_H$	0.4V

(b)




## Fan-In e Fan-Out

- *Fan-Out* ou Fator de Carga de Saída: é o número máximo de entradas de portas similares que uma saída de porta pode acionar, permanecendo dentro das especificações.

$$Fan - Out_L = \frac{I_{OL}(max)}{I_{IL}(max)} \quad Fan - Out_H = \frac{I_{OH}(max)}{I_{IH}(max)}$$


- *Fan-In* ou Fator de Carga de Entrada: indica o número de entradas de uma porta.



- Nesse exemplo (TTL convencional) o Fan-Out é 10.




# Recordando: valores lógicos e físicos



5V HC @4mA, 25°C		
Saída	$V_{OL}$	0.26V
	$V_{OH}$	4.48V
Entrada	$V_{IL}$	1V
	$V_{IH}$	3.5V

Margem de ruído	
$NM_L$	0.74V
$NM_H$	0.98V

(b)



(c)

[http://e2e.ti.com/cfs-file/\\_key/communityserver-discussions-components-files/138/6320.Voltages.jpg](http://e2e.ti.com/cfs-file/_key/communityserver-discussions-components-files/138/6320.Voltages.jpg)



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET**
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades



- Circuitos lógicos baseados em MOSFET ocupam muito menos espaço do que circuitos baseados em transistores bipolares.
- Podem funcionar com praticamente nenhum consumo de potência estática (CMOS).
- A agressiva redução de seu tamanho vem melhorando continuamente o seu desempenho.
- A tecnologia MOS é descrita com base na menor dimensão do transistor (comprimento do canal) que pode ser fabricada com ela:
  - 8  $\mu\text{m}$  em 1971
  - 0,18  $\mu\text{m}$  em 2000
  - 0,13  $\mu\text{m}$  em 2002
  - 90 nm em 2004
  - 65 nm em 2006
  - 40 nm em 2008
  - 5-10 nm atuais
  - 2-5 nm em desenvolvimento.



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS**
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades



## Famílias CMOS HC e HCT

- A família HC é equivalente a família TTL em termos de tensão de alimentação: 5V. Embora trabalhe na faixa de 2 a 6V. Todavia nem todas as tensões de entrada são compatíveis com TTL. Não podem ser misturadas.
- HCT é completamente compatível com TTL

Famílias CMOS HC and HCT (Norma JEDEC JESD7A)					
Parâmetro	Símbolo	Condição de teste (@25°C)	Valor para HC	Valor para HCT	Unidade
Tensão de alimentação nominal	$V_{DD}$		$5 \pm 0.5$	$5 \pm 0.5$	V
Tensão mínima de '1' na entrada	$V_{IH}$		$0.7V_{DD}$	2	V
Tensão máxima de '0' na entrada	$V_{IL}$		$0.2V_{DD}$	0.8	V
Tensão mínima de '1' na saída	$V_{OH}$	$I_O = -20\mu A$ $I_O = -4mA$	$V_{DD} - 0.1$ $V_{DD} - 0.52$	$V_{DD} - 0.1$ $V_{DD} - 0.52$	V V
Tensão máxima de '0' na saída (CMOS loads, TTL loads)	$V_{OL}$	$I_O = 20\mu A$ $I_O = 4mA$	0.1 0.26	0.1 0.26	V V
Corrente máxima de '1' na entrada	$I_{IH}$	$V_I = V_{DD}$	1	1	$\mu A$
Corrente máxima de '0' na entrada	$I_{IL}$	$V_I = 0V$	-1	-1	$\mu A$
Fan-out (em cargas TTL LS)			10	10	--
Tempo de propagação típico	$t_p$	$C_L = 15pF$	8	10	ns
Consumo de potência típico (por porta)	P	$f = 0Hz$ $f = 100kHz$	<10 80	<10 80	$\mu W$ $\mu W$



- Comparadas com a TTL, essas famílias exibem praticamente a mesma velocidade,
- Consumo de potência mais baixo,
- Tensões de saída mais amplas,
- A corrente de entrada é praticamente zero, o que permite que muitas portas CMOS sejam acionadas por uma única porta.
- A lógica 5 V está quase obsoleta  $\implies$  LVCMOS (*low voltage CMOS*: 3,3 V, 2,5 V, 1,8 V, 1,5 V, 1,2 V, 1 V e, atualmente, núcleos em até 0,8 V. **Qual a consequência disso?**



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos**
- 6 Curiosidades/Atualidades



- Um conjunto de regras que especificam como os acessos de entrada/saída podem ser feitos é denominado um padrão de I/O (*Input/output*)
- Para velocidades relativamente baixas: TTL, LVTTTL, CMOS, LVCMOS.
- Para velocidades mais altas e aplicações mais específicas, existem padrões mais complexos: SSTL, HSTL, LVPECL e LVDS
- É importante não confundir padrões de I/O com famílias lógicas:
  - Família lógica refere-se aos circuitos físicos internos
  - Padrão de I/O refere-se ao modo de acessar tais circuitos
- Um chip pode conter qualquer uma das arquiteturas lógicas, independente do padrão de I/O escolhido para acessá-las.
- Num FPGA pode-se setar o padrão de I/O por porta ou blocos de portas de entrada e saída.
- **Exemplo:** USB 1.1 de 1,5 Mbps até 12 Mbps; USB 2.0 até 480 Mbps; USB 3.0 até 4.8 Gbps.



# Padrões de I/O modernos


Nome	Tensão $V_{DDO}$ nominal (V)	Aplicações
Padrões com terminação única:		
TTL	5	Uso geral
LVTTTL	3.3	Uso geral
CMOS	5	Uso geral
LVC MOS	3.3, 2.5, 1.8, 1.5, 1.2, 1.0	Uso geral
Padrões com terminação única, tensão de referência e resistor de terminação:		
SSTL_3	3.3	
SSTL_2	2.5	Interface c/ memória DDR SDRAM
SSTL_18	1.8	Interface c/ memória DDR2 SDRAM
SSTL_15	1.5	Interface c/ memória DDR3 SDRAM
HSTL-18	1.8	Interface c/ memória QDR2 SRAM
HSTL-15	1.5	Interface c/ memória QDR2 SRAM
Padrões com terminação dupla (diferencial) e resistores de terminação:		
SSTL_3 diferencial	3.3	
SSTL_2 diferencial	2.5	Interface c/ memória DDR SDRAM
SSTL_18 diferencial	1.8	Interface c/ memória DDR2 SDRAM
SSTL_15 diferencial	1.5	Interface c/ memória DDR3 SDRAM
HSTL-18 diferencial	1.8	Interface c/ memória SRAM e clock
HSTL-15 diferencial	1.5	Interface c/ memória SRAM e clock
LVDS e M-LVDS	3.3 / 2.5	Comunicação entre chips e uso geral




- Padrões com um terminal único: uma entrada ou saída, sem tensão de referência ou resistores de terminação.
- Padrões com um único terminal, com tensão de referência e resistores de terminação: uma entrada ou saída, com resistores de terminação para reduzir reflexões quando operando em alta velocidade decorrentes do descasamento de impedância entre o CI e as trilhas da placa de circuito impresso (= linhas de transmissão).
- Padrões diferenciais: um par de entradas ou saídas, com resistores de terminação. A saída desse circuito não é determinada pelo valor absoluto, mas sim pela diferença entre duas entradas. Se a entrada positiva for mais alta, então a saída será alta, caso contrário será baixa ==> Maior imunidade a ruídos externos.




# Padrões de I/O modernos




(a) Saída única, classe I



(b) Saída única, classe II



(c) Saída diferencial, classe I




(d) Saída diferencial, classe II



# Padrão LVDS

- LVDS - *low-voltage differential signaling*.
- Aplicações de alta velocidade em até 10 m.



- Figura mostra um par driver-receptor em modo diferencial.
- Como a excursão da tensão é pequena (0,35 V), o driver é rápido e produz um campo eletromagnético desprezível (baixa EMI).
- Por ser diferencial é mais imune a ruído.
- É um dos I/O com menor consumo de potência de sua categoria.
- Utilizado em barramento PCI Express, 2,5 Gbps (2007) *full-duplex*, 5 Gbps atuais.
- Cada link PCIe é composto por 1, 4, 8, 16 ou 32 vias ==> taxa líquida de até 128 Gbps



# Conteúdo programático

---

- 1 Introdução
- 2 Lógica Transistor-Transistor (TTL)
- 3 Famílias lógicas baseadas em MOSFET
- 4 Lógica CMOS
- 5 Circuitos de I/O Modernos
- 6 Curiosidades/Atualidades**



